XC7Z045-2FFG900I的单价是1900/PCS 17+ 订货请打
The Zynq--7000 family is based on the Xilinx All Programmable SoC architecture. These products integrate a feature-rich dual-core ARM- Cortex-A9 based processing system (PS) and 28 nm Xilinx programmable logic (PL) in a single device. The ARM Cortex-A9 CPUs are the heart of the PS and also include on-chip memory, external memory interfaces, and a rich set of peripheral connectivity interfaces.
Key Features
Dual-core ARM- Cortex--A9 Based Application Processor Unit (APU)
2.5 DMIPS/MHz per CPU
CPU frequency: Up to 1 GHz
Coherent multiprocessor support
ARMv7-A architecture
TrustZone- security
Thumb--2 instruction set
Jazelle- RCT Environment Architecture
NEON- media-processing engine
Single and double precision Vector Floating Point Unit (VFPU)
CoreSight- and Program Trace Macrocell (PTM)
Timer and Interrupts
32 KB Level 1 4-way set-associative instruction and data caches (independent for each CPU)
512 KB 8-way set-associative Level 2 cache (shared between the CPUs)
Byte-parity support
On-chip boot ROM
256 KB on-chip RAM (OCM)
Byte-parity support
Multiprotocol dynamic memory controller
16-bit or 32-bit interfaces to DDR3, DDR3L, DDR2, or LPDDR2 memories
ECC support in 16-bit mode
1GB of address space using single rank of 8-, 16-, or 32-bit-wide memories
Static memory interfaces
Two tri-speed Ethernet MAC peripherals with IEEE Std 802.3 and IEEE Std 1588 revision 2.0 support
Two USB 2.0 OTG peripherals, each supporting up to 12 Endpoints
Two SD/SDIO 2.0/MMC3.31 compliant controllers
Two full-duplex SPI ports with three peripheral chip selects
Two high-speed UARTs (up to 1 Mb/s)
Two master and slave I2C interfaces
GPIO with four 32-bit banks, of which up to 54 bits can be used with the PS I/O (one bank of 32b and one bank of 22b) and up to 64 bits (up to two banks of 32b) connected to the Programmable Logic
Up to 54 flexible multiplexed I/O (MIO) for peripheral pin assignments
True Dual-Port
Up to 72 bits wide
Configurable as dual 18 Kb
Technical Attributes
ZYNQ-- 7000系列是基于Xilinx全可编程SoC架构。这些产品集成了一个功能丰富的双核ARM-CORTEX-A9处理系统（PS）和28纳米Xilinx可编程逻辑（PL）在一个单一的设备。ARM CORTEX-A9 CPU是PS的核心，还包括片上存储器、外部存储器接口和一套丰富的外围连接接口。
关键特征
双核ARM-皮质-基于A9的应用处理器单元（APU）
每CPU 2.5兆比特/秒
CPU频率：高达1 GHz
相干多处理器支持
ARMV7A体系结构
可信区域-安全性
拇指-- 2指令集
JACELL-RCT执行环境体系结构
霓虹媒体处理引擎
单精度和双精度矢量浮点单元（VFPU）
CraceSee和程序跟踪宏单元（PTM）
定时器和中断
32 KB级1四路集合关联指令和数据高速缓存（独立于每个CPU）
512 KB 8路集合关联级2高速缓存（CPU之间共享）
字节奇偶校验支持
片上引导ROM
256 KB片上RAM（OCM）
字节奇偶校验支持
多协议动态存储器控制器
DDR3、DDR3L、DDR2或LPDRD2存储器的16位或32位接口
16位模式下的ECC支持
1GB的地址空间使用单秩的8，16，或32位宽的存储器
静态存储器接口
两个10/100 / 1000三速以太网MAC外围设备与IEEE标准802.3和IEEE标准1588修订2支持
两个USB 2 OTG外围设备，每个支持多达12个端点
两个SD/SDIO 2.0/MMC3.31兼容控制器
两个全双工SPI端口与三个外围芯片选择
两个高速UARTs（高达1 Mb/s）
两个主从式I2C接口
GPIO与四个32位银行，其中最多54位可以与PS I/O（一个银行的32个B和一个银行22b）和多达64个比特（最多两个银行的32个B）连接到可编程逻辑
多达54个灵活的多路复用I/O（MIO）用于外围引脚分配
真双端口
宽72位
可配置为双18 KB
技术属性
AD584TH/QMLV(VGA)，70PCS 现货
XQ5VFX130T-1EF1738I 50PCS
现货 VPA(OP200AZ*QMLV) 80只 宇航级现货
ADSP-TS201SABPZ-060 嵌入式处理器 ADI 300只 停产料现货
XC4VSX55-11FF1148I 300个 16+ 全新进口原装 紧缺物料
XQ17V16CC44M 300个 16+ 全新进口原装 紧缺物料
深圳市国宇航芯科技有限公司
公司主要经销：ADI TI XILINX ALTERA IDT MSC QORVO CREE EUVIS等
产品功能涉及:DSP FBGA A/D转换 D/A转换 MCU DDR MOSFET 微波射频等。
产品用途涉及：航空航天 通信 微波 雷达导弹 战舰 航海等重型设备和高端&高可靠设备。
只做原装正品！
联系人黄云艳
手机 同号
电话
QQ：